Простий
пошук
Розширений
пошук
Покажчики
Професійний
пошук
Рубрикатор
НБУВ
Розподілений
пошук

Бази даних

Наукова періодика України - результати пошуку

Книжкові видання та компакт-диски
Журнали та продовжувані видання
Автореферати дисертацій
Реферативна база даних
Наукова періодика України
Тематичний навігатор
Авторитетний файл імен осіб
Mozilla Firefox Для швидкої роботи та реалізації всіх функціональних можливостей пошукової системи використовуйте браузер
"Mozilla Firefox"
Вид пошуку
Повнотекстовий пошук
 Знайдено в інших БД:Реферативна база даних (2)
Список видань за алфавітом назв:
A  B  C  D  E  F  G  H  I  J  L  M  N  O  P  R  S  T  U  V  W  
А  Б  В  Г  Ґ  Д  Е  Є  Ж  З  И  І  К  Л  М  Н  О  П  Р  С  Т  У  Ф  Х  Ц  Ч  Ш  Щ  Э  Ю  Я  

Авторський покажчик    Покажчик назв публікацій


Пошуковий запит: (<.>A=Щербаченко С$<.>)
Загальна кількість знайдених документів : 2
Представлено документи з 1 до 2
1.

Cкляр В. В. 
Обеспечение тестового покрытия для электронных проектов FPGA при оценивании функциональной безопасности по критериям SIL3 [Електронний ресурс] / В. В. Cкляр, А. А. Резуненко, О. Н. Одарущенко, А. С. Гудзь, С. С. Щербаченко, А. А. Сенаторов, Е. Д. Вовк // Системи обробки інформації. - 2013. - Вип. 5. - С. 62-65. - Режим доступу: http://nbuv.gov.ua/UJRN/soi_2013_5_16
Попередній перегляд:   Завантажити - 366.009 Kb    Зміст випуску     Цитування
2.

Щербаченко С. С. 
Метод моделирования сбоев оперативной памяти FPGA внесением дефектов на уровне регистровых связей [Електронний ресурс] / С. С. Щербаченко, О. Ю. Стрюк, А. А. Резуненко, А. А. Сенаторов // Радіоелектронні і комп’ютерні системи. - 2014. - № 6. - С. 173-177. - Режим доступу: http://nbuv.gov.ua/UJRN/recs_2014_6_34
Рассмотрены способы моделирования сбоев оперативной памяти FPGA. Обоснована целесообразность использования методов моделирования с внесением дефектов. Проанализированы достоинства и недостатки методов моделирования сбоев оперативной памяти FPGA с внесением дефектов в различных областях представления цифровых устройств. Предложен метод моделирования сбоев оперативной памяти FPGA, основанный на внесении дефектов на уровне регистровых связей. Приведено описание логики функционирования и алгоритма реализации предложенного метода на языке VHDL.
Попередній перегляд:   Завантажити - 588.907 Kb    Зміст випуску    Реферативна БД     Цитування
 
Відділ наукової організації електронних інформаційних ресурсів
Пам`ятка користувача

Всі права захищені © Національна бібліотека України імені В. І. Вернадського